Intel在服務(wù)器市場上推出的兩代Xeon Scalable處理器都是基于Skylake-SP架構(gòu)的，后來的被命名為Cascade Lake。而在Cascade Lake之后Intel還規(guī)劃了一代14nm制程的服務(wù)器處理器，代號為Cooper Lake，計劃于明年第二季度推出，而現(xiàn)在Ice Lake的服務(wù)器版本也有一個新的預(yù)計發(fā)布時間——明年第三季度。
新的發(fā)布時間曝光是來自于華碩的一場宣講會，韓國媒體將會議的一些幻燈片放了出來，其中就有這么一張將Intel從Skylake開始的服務(wù)器CPU特性進行了對比：
圖片來自于brainbox
從圖上我們能夠得到很多信息。首先Ice Lake-SP將使用與末代14nm服務(wù)器CPU相同的Socket P+插座，單顆CPU最高TDP將達到270W、核心數(shù)最高可達38核。比較有亮點的是這張對比圖顯示Ice Lake-SP將會支持PCI-E 4.0，并將會提供多達64條PCI-E通道。
Socket P+這個插座之前已經(jīng)被泄漏過了，就是LGA 4189，這張對比圖給出的信息大部分都與之前的傳言相吻合——Ice Lake-SP將會和Cooper Lake-SP使用同樣的插座，也就是LGA 4189-4，而從Cooper Lake-SP開始將會支持8通道內(nèi)存，并且它會提供4條UPI鏈接。不過最高核心數(shù)并不一致，這邊說Cooper Lake-SP單顆最大只有48個核心，但是Intel已經(jīng)發(fā)布了單顆56核心的Xeon Platunum 9282處理器。
新的“核戰(zhàn)爭”已經(jīng)開始了，AMD那邊用基于Zen 2的Rome處理器猛地將他們的服務(wù)器最大CPU核心數(shù)量提升了一倍到64核的地步，直接讓Intel的Xeon Scalable系列處于不利位置，并且由于Intel仍然選擇在單片Die上面放置最高多達56個核心，使得成本會高很多，大面積Die的良率肯定是比小面積Die要差的，同時Intel那邊還受制于14nm產(chǎn)能短缺。
Ice Lake-SP仍然將使用Mesh網(wǎng)格進行內(nèi)部互聯(lián)，但由于核心微架構(gòu)的升級，所以在總體性能上會有不小的提升，而PCI-E 4.0的加入讓它在I/O方面終于也不是那么被動了，盡管對手全系都提供多達128條PCI-E通道，最終問題還是落到它會不會延期身上。
聯(lián)系客服
