半導(dǎo)體行業(yè)的歷史很大程度上是摩爾定律定義的縮小節(jié)點尺寸的歷史。這種趨勢大約從 1960 年代開始，在隨后的幾十年里似乎很輕松地繼續(xù)下去，直到最近幾年該行業(yè)陷入困境。
在 7 nm 節(jié)點附近，縮放變得極其困難，因為量子效應(yīng)和制造挑戰(zhàn)等新的考慮因素限制了我們像以前一樣輕松縮放的能力。
臺積電節(jié)點發(fā)展的一個例子
迎接這一挑戰(zhàn)，三星宣布成為第一個開始生產(chǎn) 3 納米工藝的公司，在業(yè)界引起了重大新聞。
在本文中，我們將探討縮放方面的一些挑戰(zhàn)、三星新的多橋通道 FET (MBCFET) 技術(shù)及其最新工藝節(jié)點的消息。
節(jié)點微縮的歷史
隨著晶體管節(jié)點尺寸的縮放在 2010 年代初開始達到極端，該行業(yè)開始在 MOSFET 性能、控制和制造方面面臨重大挑戰(zhàn)。
具體來說，隨著晶體管的縮小，諸如短溝道效應(yīng)和亞閾值泄漏等問題會隨著溝道長度的減小而變得更大。
為了解決這個問題，工程師不得不更換傳統(tǒng)的平面 MOSFET，英特爾在 2011 年推出了作為FinFET的解決方案。FinFET 允許 MOSFET 的有效溝道寬度顯著增加，這最終有助于控制短溝道行為和器件的亞閾值泄漏。
平面（左）與 FinFET（右）架構(gòu)。圖片由Lam Research提供
然而，隨著規(guī)模的不斷擴大，FinFET 也需要發(fā)展。為了繼續(xù)使用 FinFET 技術(shù)在縮小尺寸的同時實現(xiàn)性能提升，主要因素包括鰭片寬度縮放以實現(xiàn)更好的柵極可控性、鰭片間距縮放以降低電容以及鰭片高度增加以增加直流電。
今天，該行業(yè)已經(jīng)發(fā)展到使用環(huán)柵 (GAA) MOSFET，它在柵極和溝道之間提供更大的電容耦合。GAA FET 通?；诩{米線，其中堆疊了許多線層以增加總溝道寬度。
盡管有這種解決方案，但大多數(shù)行業(yè)仍在努力解決鰭片蝕刻、切割和傾斜等領(lǐng)域缺乏工藝裕度的問題。這個問題一直是業(yè)界超越 5 nm 節(jié)點的最大挑戰(zhàn)之一。
三星利用 MBCFET 達到 3 nm
現(xiàn)在，三星已經(jīng)突破了持續(xù)微縮的障礙，因為它最近宣布已經(jīng)開始生產(chǎn)其 3 納米工藝。據(jù)三星稱，使其達到這一點的關(guān)鍵技術(shù)是其最新的MOSFET 架構(gòu)MBCFET。
MBCFET 可歸類為 GAA 技術(shù)；但是，它偏離了使用納米線的行業(yè)標(biāo)準(zhǔn)，而是使用了比導(dǎo)線更寬的片狀結(jié)構(gòu)。通過使用納米片而不是納米線，MBCFET 可以提供幾個關(guān)鍵優(yōu)勢，例如通過控制片寬來連續(xù)調(diào)整溝道寬度。
除此之外，MBCFET 可以提供結(jié)構(gòu)變化，使器件的所有四個側(cè)面都可以充當(dāng)通道。
MBCFET 使用納米片而不是納米線
通過這些創(chuàng)新，三星聲稱其 MBCFET 可以提供更低的工作電壓、更高的電流效率（即驅(qū)動電流能力）和高度的設(shè)計靈活性。這些進步最終促成了一項新技術(shù)，使三星能夠開始在 3 nm 節(jié)點上成功制造。
據(jù)三星介紹，與5nm工藝相比，其第一代3nm工藝可降低高達45%的功耗，提升23%的性能，減少16%的面積。未來的目標(biāo)包括第二代 3 nm 節(jié)點，該節(jié)點將進一步降低高達 50% 的功耗、提高 30% 的性能和減少 35% 的面積。
進一步推動流程節(jié)點
多年來，該行業(yè)競爭激烈，一直在努力達到 3 納米節(jié)點。隨著三星率先實現(xiàn)3nm 的量產(chǎn)，標(biāo)志著半導(dǎo)體行業(yè)的一個巨大里程碑，并為持續(xù)改進創(chuàng)造了希望。
原文：
https://www.allaboutcircuits.com/news/samsung-breaks-through-3nm-scaling-barriers-with-new-multi-bridge-channel-field-effect-transistor/
聯(lián)系客服
