九色国产,午夜在线视频,新黄色网址,九九色综合,天天做夜夜做久久做狠狠,天天躁夜夜躁狠狠躁2021a,久久不卡一区二区三区

輔導(dǎo)單片機實驗室發(fā)現(xiàn)實驗室有一個帶Altera Cyclone 型號的Nios實驗箱,感覺甭爽,趕緊抓住機會學(xué)習(xí)一下.
原文來自: http://blog.csdn.net/awgn/archive/2006/01/05/571576.aspx

ARM RealView 2.2 (微電子設(shè)計)
下載地址：http://www.9iv.com/down/soft/274.htm?eid=217990
                    http://lib.verycd.com/2005/11/07/0000073497.html

全名：ARM RealView Developer Suite 2.2 最新完整版！
強大的微電子設(shè)計、ARM集成開發(fā)工具、嵌入式系統(tǒng)設(shè)計

ARM，既可以認為是一個公司的名字，也可以認為是對一類微處理器的通稱，還可以認為是一種技術(shù)的名字。ARM RealView DEVELOPER系列包括RealView開發(fā)包，它含有先進的代碼生成工具并根據(jù)Cortex-A8處理器的特性進行了增進，從而能夠提供杰出的性能 和無以倫比的代碼密度。這一工具也支持NEON媒體和信號處理擴展集，使得開發(fā)者能夠通過消除分離的DSP及其關(guān)聯(lián)的開發(fā)工具來實現(xiàn)產(chǎn)品和項目的費用降 低。另外，開發(fā)包將支持所有新處理器所具有的特性。

ARM RealView開發(fā)工具包是一套完整的、高性價比開發(fā)調(diào)試工具，用于半導(dǎo)體通用32位微控制器（MCU）產(chǎn)品。本工具包以ARM RealView Developer Suite全球領(lǐng)先的16/32位嵌入式RISC微處理器解決方案廠商ARM近日針對采用Intel( XScale(技術(shù)的網(wǎng)絡(luò)基礎(chǔ)設(shè)施、無線和存儲設(shè)備，推出ARM(r) RealView(開發(fā)工具組。該工具組提供最佳編碼生成功能，同時可降低開發(fā)成本。作為唯一支持所有順應(yīng)ARM結(jié)構(gòu)的Intel Xscale處理器的工具組，RealView能幫助開發(fā)人員增強應(yīng)用功能。

ARM RealView 開發(fā)套件是專為中國市場定制的ARM 開發(fā)工具包，其強大的集成開發(fā)環(huán)境包含完整的編輯/編譯/調(diào)試功能，全面支持ARM7 內(nèi)核的各種ARM 芯片。該開發(fā)套件基于ARM RealView development solution，經(jīng)過優(yōu)化/裁剪后以專門適應(yīng)ARM7 內(nèi)核的開發(fā)，并以完美的性價比適應(yīng)中國市場的需求。

· 完整的 ISO C/C++優(yōu)化編譯器
· C++ 標(biāo)準(zhǔn)模板庫
· 強大的宏編譯器
· 復(fù)雜內(nèi)存映像內(nèi)置代碼和數(shù)據(jù)連接器
· 可選 GUI調(diào)試器
· 命令模式的符號調(diào)試器(armsd)
· 指令集仿真器
· 制作無格式二進制工具
· 庫制作工具
· 全面的在線文檔

　　在這套開發(fā)工具組中包括C和C++編譯程序、一個專用于Intel Xscale處理器的宏匯編程序和鏈界程序、支持芯片跟蹤功能的AXD調(diào)試程序、JTAG調(diào)試界面，以及能支持開發(fā)底板(developer board)的ARM Firmware Suite(tm)固件套裝。

　　ARM開發(fā)系統(tǒng)市場經(jīng)理Dan Jaskolski說：“我們與英特爾合作得很緊密，以支持順應(yīng)ARM結(jié)構(gòu)的Intel XScale t技術(shù)的開發(fā)。我們對ARM結(jié)構(gòu)的深入理解，使我們能以敏銳洞察力和專業(yè)眼光，為基于ARM技術(shù)的解決方案提供最高質(zhì)量的編碼生成和調(diào)試工具。全新 RealView開發(fā)工具組集合了所有必需元素，能保障快速而具成本效益地開發(fā)出采用Intel XScale處理器的系統(tǒng)和解決方案?！?/span>

　　英特爾的手持運算部門總經(jīng)理Peter Green說：“Intel XScale處理器能幫助開發(fā)人員在多個方面，如網(wǎng)絡(luò)基礎(chǔ)設(shè)施、無線和存儲應(yīng)用等領(lǐng)域大幅削減開發(fā)成本，縮短開發(fā)周期。類似ARM RealView開發(fā)工具組這樣的工具提供了重要資源，使開發(fā)人員能在他們的平臺中加入所需功能和服務(wù)。”

ARM為意法半導(dǎo)體定制RealView開發(fā)工具
英國ARM公司宣 布：ARM為意法半導(dǎo)體公司STMicro定制ARM? RealView?開發(fā)工具包。ARM? RealView?開發(fā)工具包是一套完整的、高性價比開發(fā)調(diào)試工具，用于意法半導(dǎo)體通用32位微控制器（MCU）產(chǎn)品。本工具包以ARM RealView Developer Suite?為基礎(chǔ)，其功能可滿足意法半導(dǎo)體產(chǎn)品的特殊需求。

ARM公司設(shè)計先進的數(shù)字產(chǎn)品核心應(yīng)用技術(shù)，應(yīng)用領(lǐng)域涉及：無線、網(wǎng)絡(luò)、消費娛樂、影像、汽車電子、安全應(yīng)用及存儲 裝置。 ARM提供廣泛的產(chǎn)品，包括：16/32位RISC微處理器、數(shù)據(jù)引擎、三維圖形處理器、數(shù)字單元庫、嵌入式存儲器、外設(shè)、軟件、開發(fā)工具以及模擬和高速 連接產(chǎn)品。 ARM公司協(xié)同眾多技術(shù)合作伙伴為業(yè)界提供快速、穩(wěn)定的完整系統(tǒng)解決方案。

 

 

 

ARM Developer Suite v1.2 (電子綜合開發(fā))

下載地址：http://www.9iv.com/down/soft/1080.htm?eid=217990

ARM Developer Suite? ADS 是全套的實時開發(fā)軟件工具包編譯器生成的代碼密度和執(zhí)行速度優(yōu)異可快速低價地創(chuàng)建ARM 結(jié)構(gòu)應(yīng)用ADS包括三種調(diào)試器ARM eXtended Debugger AXD 向下兼容的ARMDebugger for Windows/ARM Debugger for UNIX 和ARM 符號調(diào)試器其中AXD 不僅擁有低版本ARM 調(diào)試器的所有功能還新添了圖形用戶界面更方便的視窗管理數(shù)據(jù)顯示格式化和編輯以及全套的命令行界面該產(chǎn)品還包括RealMonitor? 可以在前臺調(diào)試的同時斷點續(xù)存并且在不中斷應(yīng)用的情況下讀寫內(nèi)存跟蹤調(diào)試工具

ARM 的Real-Time Trace? 和RealMonitor 均為重要的實時調(diào)試解決方案能夠縮短開發(fā)周期提供特殊軟件調(diào)試功能可運行于帶深度嵌入處理器內(nèi)核的高集成系統(tǒng)芯片SoC ARM 的Real-Time Trace 產(chǎn)品包括跟蹤調(diào)試工具MultiTrace 嵌入式跟蹤宏單元和Multi-ICE ARM 的RealMonitor包括RMTarget? RMHost? 是ARM Developer Suite (ADS) 的補充硬件
Integrator?
Integrator 系列是靈活高效的系統(tǒng)芯片開發(fā)平臺集成ARM PrimeCell?外設(shè)和相關(guān)驅(qū)動器等軟件和硬件能夠縮短產(chǎn)品開發(fā)周期降低生產(chǎn)總成本固件
ARM Firmware Suite?
ARM 固件組是跟底層硬件相關(guān)的應(yīng)用封裝能在ARM 開發(fā)平臺上迅速建立基于Integrator 或其它ARM內(nèi)核的應(yīng)用和操作系統(tǒng)模型工具
ModelGen
ModelGen 是在模擬器上開發(fā)和支持復(fù)雜半導(dǎo)體器件保留模塊的先進建模工具為ARM 獨家擁有ARM 的合作伙伴采用ModelGen 在各種仿真器和計算平臺上實現(xiàn)信號傳輸質(zhì)量和時序模擬

 

 

 

Xilinx ISE 8.2i (強大電子開發(fā))

下載地址：http://www.9iv.com/down/soft/14.htm?eid=217990                
                    http://lib.verycd.com/2005/12/03/0000077793.html forLinux.(X64)
                     http://lib.verycd.com/2005/04/07/0000045392.html   for Windows
                   http://www.9iv.com/down/soft/19.htm?eid=217990

Xilinx ISE 8.2 終于于2006.6月釋放。業(yè)界最完整的可編程邏輯設(shè)計解決方案，用于實現(xiàn)最優(yōu)性能、功率管理、降低成本和提高生產(chǎn)率。

Xilinx ISE 8.2i 除了具有目前市場上最快的速度，Xilinx ISE v8.2i和新的Virtex-4? FPGA系列還具有多達200,000個的邏輯單元和高達500 MHz的頻率性能，使設(shè)計者能夠?qū)崿F(xiàn)完全嶄新的設(shè)計前景!Xilinx ISE 8.2領(lǐng)略世界上最容易使用的、首屈一指的PLD設(shè)計環(huán)境 ，由頂級FPGA工具供應(yīng)商提供的高級邏輯解決方案Xilinx ISE 8.2

Xilinx ISE 8.2關(guān)鍵特性
支持Virtex-4系列器件 – 業(yè)界第一個多平臺FPGA
與最接近的競爭產(chǎn)品相比，Xilinx Fmax技術(shù)的平均性能快出10%-37%，最高性能快出70%。
可以節(jié)省一個或多個速度等級的成本，并可在邏輯設(shè)計中實現(xiàn)最低的總成本。
可支持多處理器工作站，通過在設(shè)計流程中采用超線程技術(shù)，使您能夠節(jié)省項目時間并充分使用工作站設(shè)備。
無可比擬的易用性和獲得廣泛支持的平臺
2004與2005年的獨立調(diào)查顯示：ISE是FPGA設(shè)計者的首選 。

2006 年 6 月，今天宣布推出其深受歡迎的集成軟件環(huán)境 (ISE) 設(shè)計工具套件8.2i 版，新版本增加了新的 ISE Fmax 技術(shù)，具有增強的物理綜合能力，可提高 Virtex?-4 和 Spartan?-3 架構(gòu)的性能和時序收斂特性。通過使用 ISE 8.2i 軟件，設(shè)計者可將性能提升至比以前ISE 版本平均高出10% 到 37%，與相比，并將使用 Virtex-4 FPGA的性能提升至最高可超出競爭解決方案的70%。ISE 8.2i 還對其業(yè)界唯一的局部重配置技術(shù)進行了增強，可實現(xiàn)更低的成本、更小的尺寸和更低的功耗。

　　通過以低于上一個ISE 版本的成本來提供相同的平均速度等級，這些新特性旨在進一步加強賽靈思面向高性能系統(tǒng)設(shè)計的解決方案，包括具有嵌入式處理、數(shù)字信號處理

(DSP) 和高級連接性協(xié)議等功能的設(shè)計。通過在 ISE 工具中使用高級物理綜合功能，設(shè)計者可最大程度地提高性能吞吐率，加快上市時間，降低總開發(fā)成本。此外，諸如

ChipScope? Pro 8.2i 片內(nèi)調(diào)試 (in-silicon debug) 集成以及更為強大的局部重配置支持等特性進一步縮短了開發(fā)時間，降低了系統(tǒng)成本。

“我們一直在與設(shè)計者們合作以解決他們的關(guān)鍵挑戰(zhàn)，如時序收斂、成本和系統(tǒng)設(shè)計復(fù)雜度等。ISE 8.2i 通過高級設(shè)計編譯優(yōu)化很好地解決了這些問題，提供了實質(zhì)性的自動化

Fmax 提升和直觀的新界面特性，”賽靈思公司設(shè)計軟件部副總裁 Bruce Talley 說?！艾F(xiàn)在設(shè)計者可以有更大的把握來滿足其最終產(chǎn)品的系統(tǒng)性能、功能性和成本目標(biāo)?！?/span>

ISE Fmax 性能技術(shù)可將設(shè)計速度提升至最高超出競爭解決方案 70%

　　新的 ISE Fmax 技術(shù)采用高效算法以改善物理綜合與邏輯優(yōu)化的結(jié)果，使 Virtex-4 FPGA 的性能優(yōu)勢比競爭器件可最多高出 70%。ISE Fmax 技術(shù)包括用于設(shè)計重定時、時序驅(qū)動包裝與布局、性能評估與布局后邏輯優(yōu)化的一整套功能。最新版本中包含的 ISE Xplorer 工具是一個易于使用的腳本，可幫助設(shè)計者評估和優(yōu)化 Virtex-4 與 Spartan-3FPGA 的性能，對于時序驅(qū)動設(shè)計可比以前版本平均提高 10% 的性能。ISE 8.2i 提供了一種性能評估模式，可對沒有時序約束的設(shè)計提供 37% 的直接性能改善。

　　ISE Fmax 技術(shù)與由 Synplicity 和 Mentor Graphics 提供的綜合優(yōu)化技術(shù)互為補充。綜合優(yōu)化技術(shù)與 ISE Fmax 技術(shù)的結(jié)合可使用戶滿足苛刻的時序目標(biāo)。

　　“新的 ISE 8.2i 軟件與 Synplify Pro 綜合技術(shù)產(chǎn)品的結(jié)合，為賽靈思 FPGA 設(shè)計者們提供了推進時序性能的優(yōu)勢，”Synplicity 公司 FPGA 產(chǎn)品營銷主管 Jeff Garrison 說?！拔覀円恢迸c賽靈思保持緊密合作，以確保我們的最新技術(shù)，如最近在我們的 Synplify Premier 產(chǎn)品中引入的基于圖形的物理綜合際醯齲芄揮?ISE 軟件實現(xiàn)對接，從而為整個賽靈思 FPGA 產(chǎn)品線提供最快的時序收斂。”

　　“Mentor Graphics的高級 Precision Synthesis 解決方案在賽靈思 ISE 8.2i 版中的緊密集成，為我們的共同客戶同時提供了兩種環(huán)境的最佳特性，” Mentor Graphics 公司設(shè)計創(chuàng)建與綜合技術(shù)部總經(jīng)理 Simon Bloch 說?！癙recision Synthesis 中經(jīng)過客戶驗證的設(shè)計分析技術(shù)，可實現(xiàn)自動/交互優(yōu)化與用戶控制之間的恰當(dāng)平衡，現(xiàn)在可為ISE 8.2i 中業(yè)界領(lǐng)先的賽靈思Fmax 技術(shù)提供有力補充?！?/span>

業(yè)界唯一的局部重配置解決方案

　　通過推出 8.2i 版本，賽靈思增加了一種新的方法，以增強其業(yè)界首個且唯一的局部重配置解決方案。局部重配置可降低系統(tǒng)成本、尺寸、器件數(shù)量及功耗，適用于眾多的應(yīng)用，如 軟件無線電 (SDR) 和高性能計算等。設(shè)計者現(xiàn)在可以在器件其余部分繼續(xù)運行的同時將不同的硬件配置動態(tài)加載到 FPGA 的同一區(qū)域。這種實時可編程特性建立在現(xiàn)場可升級性和多引導(dǎo)方法的基礎(chǔ)上?，F(xiàn)場可升級性和多引導(dǎo)方法已經(jīng)使許多賽靈思客戶通過實時診斷提升了系統(tǒng)可靠性， 降低了現(xiàn)場服務(wù)成本，并延長了市場中已有產(chǎn)品的使用壽命。

易用性提高了生產(chǎn)率

　　ISE 8.2i 在性能評估模式中提供了快 37% 的按鈕，可 實現(xiàn)對無需約束的設(shè)計進行快速和輕松的評估。ISE 8.2i 還提供了對雙核 CPU 工作站的支持，可實現(xiàn)更快的編譯時間和在多個 CPU 核上的設(shè)計作業(yè)并行處理。業(yè)界最全面的功耗分析解決方案 Xpower、WebPower Tools 8.2i 中改進的 Web 分析功能以及新的功耗優(yōu)化布線技術(shù)都進一步加強了這些能力。ISE 8.2i Project Navigator（項目瀏覽器）和集成的 ISE Simulator（仿真器）工具在所有平臺上提供了全新直觀的 Windows XPTM 外觀和感受，使 ISE 8.2i 比以前任何時候都更容易學(xué)習(xí)和使用。

ChipScope Pro 8.2i

　　ChipScope Pro 8.2i 的發(fā)布提供了業(yè)界最完善和易用的調(diào)試解決方案，最快可超出仿真50 倍。ChipScope Pro 內(nèi)核資源估計器可讓用戶發(fā)掘片上調(diào)試與驗證功能選項，如觸發(fā)寬度、采樣深度，以及高級功能如觸發(fā)排序和存儲資格審查等，以決定片上可視性與 FPGA 資源分配之間的最佳平衡。

Xilinx EDK 8.2i - 嵌入式開發(fā)套件

http://www.9iv.com/down/soft/385.htm?eid=217990

Xilinx平臺FPGA，例如Virtex-4、Virtex-II Pro 或Spartan-3 器件系列允許工程團隊定制他們的硬核/軟核設(shè)計，以優(yōu)化其特性集、性能、尺寸和成本. 采用靈活的可編程平臺，這些智能的平臺工具能夠使系統(tǒng)架構(gòu)、硬件和軟件工程師成為可編程系統(tǒng)領(lǐng)域的專家。

XPS 8.1i 支持Virtex-4 FX，并有一系列很有用的改進

我們很高興地宣布發(fā)布 8.1i 版嵌入式開發(fā)套件和平臺工作室工具包。這些功能強大的處理器開發(fā)工具是Xilinx 綜合性嵌入式解決方案的關(guān)鍵部分，面向Virtex 和Spartan的FPGA. Xilinx 平臺工作室工具包通過提取和自動化處理器系統(tǒng)設(shè)計，加速了嵌入式開發(fā)。

8.1i 主要的更新是對Virtex-4 FX 平臺FPGA器件和其它XPS改進提供新的設(shè)計支持，包括軟件域輪廓分析、硬件平臺開發(fā)的改進、易用性和產(chǎn)品的改進。 

Xilinx EDK 7.1 (嵌入式編程)

下載地址：http://www.9iv.com/down/soft/824.htm?eid=217990

Xilinx EDK是一個囊括所有用于設(shè)計嵌入式編程系統(tǒng)的解決方案。這個預(yù)配置的套件包括了Platform Studio工具以及您用嵌入式IBM PowerPC? 硬件處理器核和/或Xilinx MicroBlaze?軟處理器核進行Xilinx平臺FPGA設(shè)計時所需的技術(shù)文檔和IP.

Xilinx EDK 7.1i - 嵌入式開發(fā)套件
Xilinx平臺 FPGA，例如Virtex-4、Virtex-II Pro 或Spartan-3 器件系列允許工程團隊定制他們的硬核/軟核設(shè)計，以優(yōu)化其特性集、性能、尺寸和成本. 采用靈活的可編程平臺，這些智能的平臺工具能夠使系統(tǒng)架構(gòu)、硬件和軟件工程師成為可編程系統(tǒng)領(lǐng)域的專家。

XPS 7.1i 支持Virtex-4 FX，并有一系列很有用的改進

我們很高興地宣布發(fā)布 7.1i 版嵌入式開發(fā)套件和平臺工作室工具包。這些功能強大的處理器開發(fā)工具是Xilinx 綜合性嵌入式解決方案的關(guān)鍵部分，面向Virtex 和Spartan的FPGA. Xilinx 平臺工作室工具包通過提取和自動化處理器系統(tǒng)設(shè)計，加速了嵌入式開發(fā)。

7.1i 主要的更新是對Virtex-4 FX 平臺FPGA器件和其它XPS改進提供新的設(shè)計支持，包括軟件域輪廓分析、硬件平臺開發(fā)的改進、易用性和產(chǎn)品的改進。7.1i 主要包括以下的創(chuàng)新：  
  
 Virtex-4 FX 平臺FPGA嵌入式開發(fā)支持:
使用協(xié)處理器單元 (APU)單元應(yīng)用，優(yōu)化了性能，通過將它們移入硬件，強化了軟件功能 輪廓/分析關(guān)鍵有助于識別性能瓶頸，使設(shè)計功能面向FPGA 硬件 (XPS-SDK)的加速  
 硬件平臺開發(fā)的改進:
返回設(shè)計資源錯誤(C, MSS, MHS, etc.)
ISE 和XPS工具相結(jié)合- ISE直接調(diào)用XPS的程序，如基本系統(tǒng)組建器向?qū)?
設(shè)計數(shù)據(jù)表的生成
外設(shè)應(yīng)用測試代碼的生成
XPS 仿真環(huán)境檢查器
為XPS產(chǎn)生定制的板定義文件
 
 易用性和其它產(chǎn)品改進
XMD的改進
支持新的MicroBlaze調(diào)試邏輯、面積更小、下載更快
中斷和FLASH調(diào)試的更精細控制
FLASH書寫程序的改進
自動引導(dǎo)下載程序的生成

仿真
XPS仿真環(huán)境檢查器
自動測試的生成
MicroBlaze ISS支持/改進
FSL高速緩存存儲器鏈接接口
FSL數(shù)據(jù)鏈接
模型的改進
OPB Uartlite 支持中斷、波特率等
OPB GPIO支持中斷
OPB定時器支持多個定時器
系統(tǒng)仿真支持 (MicroBlaze)
為MicroBlaze系統(tǒng)生成虛擬平臺模型
概要
升級到 8.4版TCL
運行 GUI 和基本工具的命令行
DRC的改進
升級到新版GCC，用于MB和PPC
LWIP & XMK打包用于插槽： Ethernetlite的LWIP支持
編譯器的改進：新CMP指令， MB-gcc優(yōu)化
數(shù)據(jù)表生成器
PBDE的改進
允許塊上有端口
使端口成為全局或外部端口的能力
將原理圖捕捉到JPEG文件中
將FSL向?qū)Р⑷隒reate IP向?qū)?
現(xiàn)在，產(chǎn)生/輸入外設(shè)向?qū)г赩erilog中輸出用戶核心
改進了庫處理－用戶庫
支持Verilog
 

 

 

 

 

Altera Quartus II 6.0 (電子設(shè)計):

http://www.9iv.com/down/soft/521.htm?eid=217990
http://lib.verycd.com/2005/12/17/0000080089.html
http://www.9iv.com/down/soft/169.htm?eid=217990  for linux

Quartus II 軟件6.0在性能和效率上達到了最高水平。這一版本包括了FPGA供應(yīng)商提供的第一款時序分析工具——TimeQuest時序分析儀，能夠很好的支持業(yè)界 標(biāo)準(zhǔn)Synopsys設(shè)計約束(SDC)時序格式。該版本還含有擴展團隊設(shè)計功能，提高了高密度設(shè)計協(xié)作的效率。

Altera在Quartus II軟件6.0高密度設(shè)計上實現(xiàn)重大改進

 

2006年5月9號 ，香港—Altera公司（NASDAQ: ALTR）今天宣布開始發(fā)售6.0版的Quartus? II軟件。該版本包括了由FPGA供應(yīng)商提供的第一款時序分析工具TimeQuest時序分析儀，為業(yè)界標(biāo)準(zhǔn)Synopsys設(shè)計約束（SDC）時序格式 提供自然、全面的支持。這一最新版本還包括擴展的團隊設(shè)計功能，能夠有效管理高密度設(shè)計團隊之間的協(xié)作。這些改進迎合了當(dāng)今高密度90nm的設(shè)計要求，同 時為滿足客戶對更高密度FPGA的需求以及Altera發(fā)展下一代65nm產(chǎn)品系列打下了基礎(chǔ)。

Synopsys戰(zhàn)略聯(lián)盟總監(jiān)Lonn Fiance評論說：“FPGA設(shè)計人員將業(yè)界標(biāo)準(zhǔn)SDC時序約束格式直接讀取到TimeQuest時序分析儀中，能夠更迅速的實現(xiàn)時序逼近。采用SDC 格式可以提高FPGA設(shè)計人員的效率，進一步促進標(biāo)準(zhǔn)時序驗證方法在半導(dǎo)體業(yè)界的應(yīng)用。”

 

Quartus II 軟件6.0的新增功能包括：

TimeQuest時序分析儀
TimeQuest時序分析儀——新的 ASIC性能時序分析儀，能夠自然的支持業(yè)界標(biāo)準(zhǔn)SDC時序約束格式。TimeQuest時序分析儀幫助您建立、管理、分析具有復(fù)雜時序約束的設(shè)計，例如 時鐘復(fù)用設(shè)計和源同步接口，并能夠迅速進行高級時序驗證。Quartus II 軟件6.0訂購版含有TimeQuest時序分析儀。

工程管理接口——改進的團隊設(shè)計
工程管理接口——在頂層設(shè)計上 管理資源和時序預(yù)算。此外，您還可以利用工程管理接口來管理模塊間的時序約束，以達到最佳性能。這一新功能使團隊能夠協(xié)作實現(xiàn)高密度FPGA設(shè)計，從而提 高設(shè)計性能和效率。這一功能是建立在Quartus II 軟件5.0和5.1首次引入的漸進式編譯設(shè)計基礎(chǔ)之上。

 
其他增強功能
SystemVerilog支持 ——包括對流行SystemVerilog語法的支持。SystemVerilog提高了寄存器傳送級(RTL)設(shè)計的抽象等級，更迅速的實現(xiàn)RTL設(shè)計。
改進的I/O引腳規(guī)劃器 ——直接對Altera?宏功能、知識產(chǎn)權(quán)(IP)進行整合，以及對引腳的簡單分配。
擴展的板級設(shè)計支持——采用Stratix? II FPGA進行設(shè)計時，為設(shè)計輸出提供HSPICE模型，以提高電路板建模的效率。
LogicLock增強 ——提供LogicLockTM成員資源濾除功能，將某些資源類型(例如，數(shù)字信號處理 (DSP)單元、 M4K存儲器等)的設(shè)計單元從LogicLock區(qū)域中自動濾除，從而提高了設(shè)計效率。
SignalTap II邏輯分析儀 ——含有Nios? II CPU SignalTap? II分解插件。插件協(xié)助完成對已定義Nios II節(jié)點集的“提取”，以及Nios II CPU助記符定義，從而提高了系統(tǒng)級調(diào)試效率。
OS支持
Windows XP Professional x64 (32位)—— 運行Quartus II軟件32位應(yīng)用軟件的Windows XP Professional x64操作系統(tǒng)支持Quartus II 軟件。64位硬件/軟件平臺上運行32位應(yīng)用軟件的優(yōu)勢在于能夠訪問更多的存儲器，從而提高了性能。
Red Hat linux Enterprise 4.0 ——現(xiàn)在提供支持。 
 

Nios.II.Development.Kit.Version.5.0（NiosII嵌入式處理器集成開發(fā)環(huán)境）

下載地址：http://lib.verycd.com/2005/12/28/0000082073.html  

 

 

 

 

ModelSim SE 6.1F (電子仿真):

http://www.9iv.com/down/soft/1488.htm?eid=217990
http://lib.verycd.com/2006/06/02/0000105276.html

2006.6月初發(fā)行的最新版本：ModelSim SE 6.1f

ModelSim專業(yè)版,VHDL、Verilog和Mixed-HDL仿真器

Mentor Graphics ModelSim SE 6.1b是業(yè)界最優(yōu)秀的HDL語言仿真器，它提供最友好的調(diào)試環(huán)境，是唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。是作 FPGA/ASIC設(shè)計的RTL級和門級電路仿真的首選，它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼 與平臺無關(guān)，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段。全面支持VHDL和Verilog語言的IEEE 標(biāo)準(zhǔn)，支持C/C++功能調(diào)用和調(diào)試

具有快速的仿真性能和最先進的調(diào)試能力，全面支持UNIX(包括64位)、Linux和Windows平臺。
主要特點：
RTL和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快；
單內(nèi)核VHDL和Verilog混合仿真；
源代碼模版和助手，項目管理；
集成了性能分析、波形比較、代碼覆蓋等功能；
數(shù)據(jù)流ChaseX；
Signal Spy；
C和Tcl/Tk接口，C調(diào)試

 

Synplify Pro 8.1

http://www.9iv.com/down/soft/1489.htm?eid=217990

Synplify Pro 8.1半導(dǎo)體設(shè)計及驗證軟件供應(yīng)商Synplicity公司近日對其可編程邏輯器件(PLD)綜合軟件Synplify Pro 8.1進行了改進。Synplify Pro軟件支持Verilog-2001標(biāo)準(zhǔn)以及新器件及新操作系統(tǒng)(OS)。最新版本的Synplify Pro軟件提高了若干項QoR(最終結(jié)果質(zhì)量)，以及增效定時引擎及自動寄存器重新定時功能的增強，能夠提高設(shè)計人員的產(chǎn)出率，并且性能更佳。

業(yè)界領(lǐng)先的基于FPGA的ASIC原型驗證綜合工具，通過提供諸如團隊設(shè)計、自動re-timing、快速的編譯以 及額外的特性來優(yōu)化設(shè)計結(jié)果。除了具有B.E.S.T.引擎外，Synplify pro又加入了D.S.T.(Direct Synthesis Technology),SCOPE(Synthesis Constraint Optimization Environment),STAMP和多點優(yōu)化等技術(shù)來滿足設(shè)計者的需求。Synplify pro提供了和布局布線工具之間的native-link接口來完成Push-Button的流程，使用戶只需要點擊就可以完成所有的綜合和布局布線的工 作?；赟ynplicety公司的B.E.S.T.引擎，Synplify Pro可以輕松綜合數(shù)百萬門的設(shè)計而不需要分割。

Synplify Pro詳細功能描述

　　 ◇ 提供優(yōu)于傳統(tǒng)綜合技術(shù)的快速的全局編譯和綜合優(yōu)化，針對算術(shù)模塊和數(shù)據(jù)路徑的高性能和高面積利用率的優(yōu)化；

　　 ◇ 提供對設(shè)計約束的全面控制，智能化人機界面，提高設(shè)計效率，結(jié)合具體器件結(jié)構(gòu)，提供最佳性能；

　　 ◇ 提供自動的RAM例化過程，提供自動時鐘控制和同步/異步清零寄存器結(jié)構(gòu)，自動識別FSM和選擇編碼方式以達到最佳性能，提供針對FSM的快速的調(diào)試和觀察工具，自動進行流水處理，以提高電路性能；

　　 ◇ 在不改變原代碼的情況下，提供內(nèi)部線網(wǎng)到外部測試管腳的能力，在源代碼、RTL視圖和Log文件之間的交互標(biāo)識能力；

　　 ◇ 集成化、圖形化的分析和調(diào)試關(guān)鍵路徑的環(huán)境；

　　 ◇ 支持黑盒子的時序以及管腳信息，支持同時實現(xiàn)多個應(yīng)用，通過設(shè)計劃分支持Xilinx模塊化設(shè)計；

　　 ◇ 自動對組合邏輯進行寄存器平衡以提高性能，支持智能化的增量綜合。

 

 

 

Synplicity Amplify V3.6.1 (電子物理優(yōu)化器):

http://www.9iv.com/down/soft/1069.htm?eid=217990
是 第一款為FPGA設(shè)計的物理綜合產(chǎn)品。 Amplify Physical Optimizer 產(chǎn)品補充了流行的Synplify FPGA綜合產(chǎn)品，可通過在綜合過程中充分利用物理設(shè)計信息來提高性能和生產(chǎn)力。Amplify Physical Optimizer是為那些需要從他們的Xilinx Virtex?系列和Spartan-3 系列器件中獲得盡可能的最高的性能的開發(fā)人員創(chuàng)建的。 Amplify產(chǎn)品已經(jīng)被全球100多家企業(yè)采用。 Amplify?工具結(jié)合了寄存器級（RTL）的圖形物理約束以及創(chuàng)新的可同時完成布局和邏輯優(yōu)化的物理綜合算法。其輸出不僅是一個邏輯設(shè)計的物理布局， 而且是一個新的物理優(yōu)化的網(wǎng)表。另外，Amplify產(chǎn)品還包括了全部的Optimization Physical Synthesis (TOPS)技術(shù)。 TOPS技術(shù)進一步提升了性能，同時還通過高度準(zhǔn)確的時序估算降低了設(shè)計反復(fù)次數(shù)。
 
 

 

Mentor Graphics LeonardoSpectrum V2005a.82 (HDL邏輯綜合軟件):

http://www.9iv.com/down/soft/2019.htm?eid=217990

LeonardoSpectrum是Mentor公司出品的一款HDL邏輯綜合軟件，有了LEONARDO SPECTRUM，您即可利用VHDL或是Verilog語言,LeonardoSpectrum是由Mentor Graphics發(fā)展，不但操作非常方便，還具備工作站等級ASIC工具的強大控制能力和最優(yōu)化功能特色。

LEONARDO SPECTRUM 是非常好的邏輯綜合軟件，有了 LEONARDO SPECTRUM，您即可利用VHDL或是Verilog語言建立PLD、FPGA和ASIC元件。LeonardoSpectrum是由Mentor Graphics發(fā)展，不但操作非常方便，還具備工作站等級ASIC工具的強大控制能力和最優(yōu)化功能特色。LeonardoSpectrum提供 PowerTabs菜單，工程師面對設(shè)計挑戰(zhàn)時，可使用其中的先進合成控制選項；除此之外，LeonardoSpectrum也包含強大的調(diào)試功能和業(yè)界 獨有的五路相互探測能力（five-way cross-probing），使您更快完成設(shè)計的分析與合成。

Mentor Graphics Leonardo Spectrum提供更好的合成能力
　　 Leonardo Spectrum是Mentor Graphics發(fā)展的合成工具，它能協(xié)助Atmel客戶在一個合成環(huán)境中使用VHDL或Verilog語言完成FPGA設(shè)計，讓他們針對工業(yè)控制、通 信、寬頻、無線與多媒體等應(yīng)用市場，更輕易的建立和管理FPSLIC設(shè)計。LeonardoSpectrum的操作非常簡單，又支持各種復(fù)雜設(shè)計方式，設(shè) 計人員可精密控制他們的FPGA設(shè)計，并獲得最佳設(shè)計結(jié)果，滿足他們的所有設(shè)計需求。

　　LeonardoSpectrum是Mentor Graphics的子公司Exemplar Logic的專業(yè)VHDL/Verilog HDL綜合軟件，簡單易用，可控性較強，可以在LeonardoSpectrum中綜合優(yōu)化并產(chǎn)生EDIF文件，作為QuartusII的編譯輸入。該軟 件有三種邏輯綜合方式：Synthesis Wizard（綜合向?qū)В?、Quick Setup（快速完成）、Advanced FlowTabs（詳細流程）方式。三種方式完成的功能基本相同。Synthesis Wizard方式最簡單，Advanced FlowTabs方式則最全面，該方式有六個選項單，如圖所示，分別完成以下功能：器件選擇、設(shè)計文件輸入、約束條件指定、優(yōu)化選擇、輸出網(wǎng)表文件設(shè)置及 選擇調(diào)用布局布線工具。
以上每步操作都提供相應(yīng)的幫助，簡單明了。需要注意的是，在輸入設(shè)計文件時要正確排列文件的次序，將底層文件放在前面，頂 層文件放到后面，這樣LeonardoSpectrum軟件才能正確地建立數(shù)據(jù)信息庫。綜合完成后，可以將輸出網(wǎng)表文件 （.EDF）作為MAX+PLUS II或Quartus II的設(shè)計輸入文件，再完成編譯、仿真、定時分析和器件編程等步驟，完成整個系統(tǒng)的設(shè)計過程。 

 
 

Mentor Graphics FPGA Advantage 7.2 (FPGA設(shè)計):

http://www.9iv.com/down/soft/2715.htm?eid=217990

Mentor Graphics高端設(shè)計工具FPGA Advantage!從設(shè)計創(chuàng)建到仿真、綜合的高級技術(shù)，包括設(shè)計的管理、高級仿真調(diào)試手段、后仿真、 物理綜合等，F(xiàn)PGA 7.2有一個更高的提升!

FPGA Advantage For HDL Design為FPGA設(shè)計提供一套集成易用的完整解決方案，涵蓋設(shè)計的創(chuàng)建、仿真驗證、綜合、布局布線以及文檔和設(shè)計的管理。它把Mentor三個強大 的工具緊密結(jié)合在一起，HDL Designer Series做設(shè)計創(chuàng)建、文檔和管理；ModelSim做仿真；Leonardo Spectrum做綜合，是業(yè)界唯一的FPGA全流程設(shè)計工具。FPGA Advantage使您的FPGA設(shè)計環(huán)境更強大，大幅提高您的總體生產(chǎn)力。

官方網(wǎng)址：http://www.mentor.com/products/fpga_pld/fpga_advantage/index.cfm

 Mentor Graphics 公司簡介

Mentor Graphics? 是電子設(shè)計自動化技術(shù)的領(lǐng)導(dǎo)產(chǎn)商，它提供完整的軟件和硬件設(shè)計解決方案，讓客戶能在短時間內(nèi)，以最低的成本，在市場上推出功能強大的電子產(chǎn)品。當(dāng)今電路板 與半導(dǎo)體元件變得更加復(fù)雜，并隨著深亞微米工藝技術(shù)在系統(tǒng)單芯片設(shè)計深入應(yīng)用，要把一個具有創(chuàng)意的想法轉(zhuǎn)換成市場上的產(chǎn)品，其中的困難度已大幅增加；為此 Mentor提供了技術(shù)創(chuàng)新的產(chǎn)品與完整解決方案，讓工程師得以克服他們所面臨的設(shè)計挑戰(zhàn)。

 

Mentor Graphics Precision RTL Synthesis v2005b (EDA綜合器):
http://www.9iv.com/down/soft/2018.htm?eid=217990

Mentor Graphics Precision 2005b.91 最新版，簡介:
Mentor Graphics Precision RTL Synthesis適應(yīng)FPGA發(fā)展的新一代RTL綜合器，具有非常直觀的界面、準(zhǔn)確的時序分析和先進的優(yōu)化算法，能同時滿足最佳設(shè)計結(jié)果和最短上市時間 的要求。SDC格式的時序約束加上精確的時序分析引導(dǎo)優(yōu)化，完成最具挑戰(zhàn)性的設(shè)計。采用獨特的ASE優(yōu)化算法，自動實現(xiàn)狀態(tài)機、跨層次和多余組合邏輯的優(yōu) 化；交互式精確時序分析和約束分析保證完美的結(jié)果，集成的原理圖清晰地展示綜合流程和特殊資源的利用并查詢關(guān)鍵路徑。

Mentor最新Precision RTL工具實現(xiàn)FPGA與ASIC互轉(zhuǎn)

Actel公司和Mentor Graphics公司近日宣布推出最新版本Mentor Graphics Precision RTL綜合工具。據(jù)介紹，該工具有助于設(shè)計師在使用Actel以Flash為基礎(chǔ)上電即行ProASIC Plus系列現(xiàn)場可編程門陣列(FPGA)器件的設(shè)計中大幅提升性能。與先前的軟件版本相比，使用Precision RTL綜合工具的客戶預(yù)計可提升時鐘頻率平均達18%。Precision RTL綜合工具已完全集成在Actel的Libero 6.0集成設(shè)計環(huán)境(IDE)中，讓設(shè)計人員可設(shè)定更高的頻率，甚至在現(xiàn)有的設(shè)計流程中實現(xiàn)更高的ProASIC Plus器件性能提升。

    據(jù)介紹，此工具經(jīng)過Actel的測試，涵蓋30,000個邏輯單元的多種設(shè)計，結(jié)果證明這工具可明顯提高時鐘頻率。Precision RTL綜合工具是通過配置特定的結(jié)構(gòu)算法，以增強精確的時序驅(qū)動綜合技術(shù)和采用多種優(yōu)化技術(shù)來實現(xiàn)的。

    Precision RTL綜合工具為復(fù)雜的FPGA設(shè)計提出了一個嶄新方法的定義。該工具基于統(tǒng)一的數(shù)據(jù)模型，讓設(shè)計人員進行多角度的交叉探測，以便在分析設(shè)計時更好地進行 控制。其直觀的調(diào)試環(huán)境包括增量時序分析工具，可以幫助客戶把握下一代FPGA的實施和時序設(shè)計挑戰(zhàn)，從而縮短設(shè)計周期并提高性能。

    ProASIC Plus系列器件系統(tǒng)門密度在75,000至100萬個系統(tǒng)門之間。ProASIC Plus集精細顆粒和單芯片的類ASIC架構(gòu)與非易失性Flash配置存儲器于一身，是專用集成電路(ASIC)以外的可選方法。這些器件擁有與ASIC 相同的特性，即上電即可運行、低功耗，兼具高度安全性及中子引發(fā)固件錯誤免疫力，并無需額外配置存儲器。ProASIC Plus的結(jié)構(gòu)和設(shè)計方法支持現(xiàn)有的FPGA及ASIC工具流程，可縮短產(chǎn)品面市時間，讓設(shè)計人員在FPGA與ASIC方案之間轉(zhuǎn)移。
Mentor Graphics Precision RTL主要特點：
設(shè)計界面由流程步驟驅(qū)動；
集成對主流布線器的接口；
支持VHDL、Verilog、EDIF的任意組合；
ASE優(yōu)化，寄存器重定時、跨層次綜合；
多時鐘、異步時鐘分析
What-if時序分析；
未約束分析

 

 

 

Mentor Graphics HDL Designer 2005.2 (電子自動化管理):
http://www.9iv.com/down/soft/1073.htm?eid=217990

設(shè)計創(chuàng)建和流程管理系列工具,10月份最新發(fā)行!

HDL Designer Series為提高設(shè)計效率和設(shè)計質(zhì)量提供了無與倫比的靈活手段和功能。通過圖形化、文本或兩者的組合，結(jié)合IP的引入，快速高效的創(chuàng)建設(shè)計，HDL可視 化和統(tǒng)一的HDL風(fēng)格和文檔能力，版本管理為團隊設(shè)計提供了基礎(chǔ)，全面的VHDL、Verilog和mixed-HDL支持適應(yīng)百萬門的FPGA， ASIC和SoC設(shè)計。與仿真工具如ModelSim和綜合工具如Precision結(jié)合提供完整的FPGA/ASIC設(shè)計流程。HDL Designer Series包含以下四個系列產(chǎn)品。

HDL Pilot設(shè)計管理工具；
HDL Author 設(shè)計創(chuàng)建工具；
HDL Detective設(shè)計分析、可視化和文檔管理工具；
HDL Designer包含以上三個工具的所有功能。

Mentor Graphics HDL Designer 2005.2加快復(fù)雜芯片設(shè)計的輸入與分析

　　 Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計輸入、分析與管理功能，包括更強大的聯(lián)機資料表格，無論設(shè)計復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語 言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計，讓客戶新產(chǎn)品于更短時間內(nèi)上市。
　　
　 　 Mentor Graphics公司HDL Designer Series行銷總監(jiān)Valerie Rachko表示，不管設(shè)計工程師采用何種硬描述語言設(shè)計方法，HDL Designer Series工具套件都為他們提供一套完整作業(yè)環(huán)境，使他們能輕易完成硬件描述語言設(shè)計、分析和管理。實際應(yīng)用結(jié)果證明，包括Interface- Based Design?在內(nèi)的多項特色讓復(fù)雜線路描述更簡單；為進一步滿足工程師的設(shè)計需求，新版本還加強了文件記錄、顯示、除錯與設(shè)計管理功能。
　　
　　 以界面為基礎(chǔ)的IBD設(shè)計方法讓復(fù)雜設(shè)計的線路描述更簡單為了讓線路設(shè)計更簡單，以界面為基礎(chǔ)的Interface-Based Design（IBD?）設(shè)計方法會用觀看方便的精簡表格來顯示線路結(jié)構(gòu)，這個表格編輯環(huán)境允許設(shè)計工程師迅速指定信號線路，然后產(chǎn)生對應(yīng)的VHDL或 Verilog結(jié)構(gòu)描述，使用者甚至能以功能方塊圖的形式來觀看IBD描述資料。
　　
　　 為支持IBD設(shè)計方法，HDL Designer Series 2004.1提供了多項新功能特色，包括：
　　 ◎ 加入和刪除電路，并將修改結(jié)果傳給整個階層架構(gòu)
　　 ◎ 加入和刪除某些階層，以便調(diào)整階層架構(gòu)的階層安排方式
　　 ◎ 動態(tài)更新IDB與功能方塊圖窗口的對應(yīng)內(nèi)容
　　 ◎ 展開或縮合指定的表格行列，讓使用者設(shè)定自己喜愛的窗口顯示格式
　　 ◎ 利用鼠標(biāo)拖曳來調(diào)整表格的行列順序
　　
　　 Debug Detective功能加強
　 　 Debug Detective?讓HDL Designer Series擁有更強大的硬件描述語言仿真能力，同時還提高ModelSim?設(shè)計流程的生產(chǎn)力；Debug Detective會在ModelSim內(nèi)執(zhí)行，并以圖形或表格來顯示硬件描述語言程序代碼，進而加強設(shè)計除錯能力。
　　
　　 Debug Detective的新特色和加強功能包括：
　　 ◎ 更強大的狀態(tài)機器執(zhí)行結(jié)果辨識能力（rendering recognition）
　　 ◎ 可規(guī)劃的探測顯示功能
　　 ◎ 仿真工具列和ModelSim功能選單提供更多的仿真控制選項
　　 ◎ 范圍更廣的探測變更信息與force控制

　　關(guān)于HDL Designer Series

　 　 HDL Designer Series的功能涵蓋設(shè)計輸入與管理程序所有層面：HDL Pilot?提供設(shè)計管理；HDL Detective?提供設(shè)計分析與文件記錄；HDL Author?提供文字與圖形編輯以及文件記錄；HDL Designer?把單點工具所有功能和更強大文件記錄能力結(jié)合成單一解決方案；Debug Detective則把除錯和設(shè)計分析能力提供給ModelSim仿真解決方案。HDL Designer Series同時提供硬件描述語言設(shè)計、分析與管理功能，是電子設(shè)計自動化產(chǎn)業(yè)最完整的工具套件；此外，HDL Designer Series還支持所有常用的仿真與合成工具。

　　關(guān)于 Mentor Graphics

　　 Mentor擁有世界一流的電子軟/硬件設(shè)計解決方案，為全球最成功的電子與半導(dǎo)體公司提供電子自動設(shè)計化的產(chǎn)品與咨詢服務(wù)；同時，也是今年第五度蟬連美 國的最佳軟件技術(shù)協(xié)助成就獎(STAR Award)的公司。Mentor成立于1981年，去年營收將近6億美元，全球約雇用 3,100 員工。公司總部位于美國奧勒岡州(Oregon)
 

Synplicity Certify 6.4 (FPGA原型驗證):

http://www.9iv.com/down/soft/1065.htm?eid=217990

Synplicity公司是全球最大的FPGA設(shè)計與ASIC驗證軟件供應(yīng)商，是全球十大EDA軟件公司之一。自1995年在美國硅谷成立 以來，營業(yè)額每年以超過80%的增長率提高。公司旗下最著名的FPGA綜合軟件----Synplify在國內(nèi)已為廣大工程師熟悉和使用。相信其正式進入 中國以后，隨著服務(wù)與技術(shù)支持力度的提高，定將使廣大工程師受益

Synplicity目前主要產(chǎn)品有HDL綜合工具：Synplify，高級HDL綜合工具：Synplify Pro, HDL物理綜合工具：Amplify，及ASCI到FPGA轉(zhuǎn)換工具: Certify等

Synplicity公司出品的Certify是RTL級多片分割與綜合ASIC原形驗證技術(shù)解決方案。為了提高復(fù)雜芯片一次成功的可能性， Certify為客戶提供了利用多片F(xiàn)PGA芯片快速而詳細的調(diào)試和驗證大規(guī)模ASIC芯片的解決方案。Certify可以快速地在RTL級創(chuàng)建原型，并 利用FPGA來實現(xiàn)。同時，Certify提供給客戶在實時條件下聯(lián)合調(diào)試軟硬件的能力。另外，Certify又加入了DW和門控時鐘的支持，這樣低功耗 設(shè)計（手持類芯片）的芯片驗證就不存在問題了

 

I-Logix Rhapsody 6.2 (嵌入式仿真開發(fā))
下載地址：http://www.9iv.com/down/soft/1100.htm?eid=217990
                  或者http://lib.verycd.com/2006/01/04/0000083110.html

Rhapsody 6.2高端嵌入式開發(fā)工具！于2005.12最新發(fā)布！增強圖形處理能力與程序開發(fā)引擎！它為嵌入式軟件的開發(fā)提供了一個“四化”的支撐平臺，即可視化、 工程化、自動化和團隊化。它提供了可視化的開發(fā)環(huán)境，貫穿了工程化的設(shè)計思想，使用了自動化的開發(fā)模式，并支持團隊化的協(xié)作開發(fā)。

I-Logix Rhapsody在業(yè)界享有盛譽。 美國國家航空暨太空總署(NASA)的火星探路者航天器就是運用Rhapsody在VxWorks上開發(fā)應(yīng)用程序。

 官方網(wǎng)址：http://www.ilogix.com/homepage.aspx

The newest release of Rhapsody 6.1, offers a rich feature set to users with key enabling technologies that empower designers and developers to use SysML,

DoDAF, CORBA and in a natural, easy-to-use tool environment.  Loaded with enhancements and new features to make a seamless and efficient environment for

systems, software and testability, the new tool family represents a “best of breed” solution to users.

根據(jù)第三方的報告，Rhapsody正在迅速成為國防/航空航天領(lǐng)域首選的MDD（模型驅(qū)動開發(fā)，Model Driven Development）開發(fā)環(huán)境，在一系列項目中被作為主要開發(fā)工具來使用，如Joint Strike Fighter (JSF), Future Combat Systems (FCS) and F-22等，同時在通訊、醫(yī)療、汽車和消費電子等領(lǐng)域贏得快速持續(xù)的增長。

I-Logix公司的Rhapsody系列產(chǎn)品將實時嵌入式應(yīng)用軟件的設(shè)計和開發(fā)帶入了革命性的新階段 。Rhapsody 是一種基于統(tǒng)一建模語言UML（Unified Modeling Language? ） 的可視化編程環(huán)境。通過特有的把UML各類視圖映射為具體目標(biāo)機程序語言的技術(shù)，Rhapsody提供給你一個完整的用于復(fù)雜實時嵌入式應(yīng)用軟件從分析、 設(shè)計一直到代碼實現(xiàn)和軟件測試的開發(fā)環(huán)境。Rhapsody采用基于UML模型的開發(fā)方法，通過從設(shè)計模型中直接生成高質(zhì)量的代碼，將開發(fā)的重心從編碼轉(zhuǎn) 移到設(shè)計上來，這種自動化的軟件開發(fā)方法有效的促進了團隊合作，極大的提高了軟件重用率和代碼質(zhì)量，大大縮短了整體的開發(fā)時間，代表了軟件開發(fā)自動化的發(fā) 展方向.

業(yè)界領(lǐng)先的Rhapsody是一個模型驅(qū)動的開發(fā)環(huán)境，它以UML2.0為基礎(chǔ)，使大小不同的項目都能夠通過可視化 建模的方法分析、設(shè)計、實現(xiàn)和測試自己的工作，構(gòu)建和配置實時嵌入式應(yīng)用。Rhapsody專為嵌入式市場的特殊需求設(shè)計和優(yōu)化，包括實時系統(tǒng)的行為語 義，實時操作系統(tǒng)的支持，無操作系統(tǒng)的實時應(yīng)用支持，遺產(chǎn)代碼的逆向工程、設(shè)計級的調(diào)試、高效的代碼自動生成（C、C++、Ada、Java）和文檔自動 生成等?？蛻魣蟾嬲f，Rhapsody使他們大大縮短了開發(fā)周期，哪怕在初次使用該工具的情況下。 

Rhapsody6.0與以往版本相比有幾個突破性的改進

不僅支持軟件開發(fā)的面向?qū)ο蠓椒?，也支持傳統(tǒng)的面向功能分解的結(jié)構(gòu)化方法。 Rhapsody獨創(chuàng)地擴充了UML使得面向功能和面向?qū)ο蟮脑O(shè)計技術(shù)和諧共存于同一個環(huán)境之中。
不僅適合軟件開發(fā)者的需要，也適合作為系統(tǒng)設(shè)計的工具來使用。
對C語言的支持進一步強化。無論32位嵌入式應(yīng)用還是8位/16位應(yīng)用，無論是否有實時操作系統(tǒng)，Rhapsody5.0都提供強有力的開發(fā)手段。
I- Logix的首席講師Bruce Powel Douglass博士在近期來華訪問的演講中，介紹了Rhapsody的幾個重要特性：完全遵循UML標(biāo)準(zhǔn)、獨特的模型/代碼相關(guān)性技術(shù)以及圖形化的、設(shè) 計級的調(diào)試和驗證技術(shù)。此外，Rhapsody還能支持大項目開發(fā)對于信息共享的需要。每個用戶在私有工作區(qū)維護自己的設(shè)計模型，Rhapsody將所有 設(shè)計模型以包的形式存儲在項目內(nèi)，并提供管理和劃分功能。團隊之間可以通過工作區(qū)的直接導(dǎo)入以及現(xiàn)有的配置管理工具實現(xiàn)協(xié)同開發(fā)。 

    UML的忠實“追星族”  

    UML（統(tǒng)一建模語言）給軟件界帶來的震動不亞于六級地震，它與OOAD（面向?qū)ο蠓治龊驮O(shè)計）工具的結(jié)合，更使軟件工程思想的實現(xiàn)往前走了一大步。 Rhapsody是業(yè)界第一個遵循UML語言的面向?qū)ο笤O(shè)計工具?？偛吭诿绹腎-Logix是OMG（對象管理組織）的成員，并且參與了UML標(biāo)準(zhǔn)的制 訂。UML在1997年11月成為OMG采納的標(biāo)準(zhǔn)建模語言，Rhapsody在1998年2月就開始提供對UML的支持。 

    在Rhapsody中，設(shè)計者可以創(chuàng)建UML支持的9種圖：順序圖、協(xié)作圖、類圖、對象圖、用例圖、構(gòu)件圖、狀態(tài)圖、活動圖和實施圖，其中類圖和對象圖在 Rhapsody中統(tǒng)稱為對象模型圖。不同的圖側(cè)重于模型的不同方面，簡化了設(shè)計過程。Rhapsody還提供了一整套UML設(shè)計元素，用來構(gòu)造不同的 UML設(shè)計圖表，所有的圖表共同構(gòu)成了一個反映設(shè)計的模型。

可以從瀏覽器中檢查整個模型，也可以用模型檢查器檢查模型的一致性以及語法的正確性。 

    雖然不能提供所有的UML功能，但Douglass博士在介紹Rhapsody的時候強調(diào)，I-Logix可以保證只要是Rhapsody提供的功能，都 遵循UML標(biāo)準(zhǔn)，而某些OOAD工具會提供一些UML標(biāo)準(zhǔn)之外的專有功能。I-Logix認為，提供一些專有功能模塊雖然豐富了工具的內(nèi)容，但削弱了 UML的通用優(yōu)勢。完全遵循UML標(biāo)準(zhǔn)可以在統(tǒng)一標(biāo)準(zhǔn)的基礎(chǔ)上對嵌入式系統(tǒng)進行完全的和精確的分析。 

    自動化代碼生成  

    Rhapsody采用基于模型的開發(fā)方式，能從設(shè)計模型直接生成可運行的應(yīng)用程序和基于特定平臺的、產(chǎn)品級的、高質(zhì)量代碼。將開發(fā)的重心從編碼轉(zhuǎn)移到了設(shè)計，顯著地提高了總體開發(fā)效率。 

    其代碼生成框架的最大特點在于模型／代碼相關(guān)性。代碼和模型作為同一設(shè)計的不同視圖而共同存在，當(dāng)改變其中任意一個時，另外一個也隨之自動更新，這使得設(shè)計模型總是和實際代碼一致。 

    Rhapsody提供了150多個屬性用來定制代碼的生成，其中包括生成可運行程序或特定的文件（如源文件、Makefile、庫等）、指定參與某個編譯 的具體元素、在執(zhí)行速度和代碼尺寸之間進行取舍、指定生成代碼的風(fēng)格、選擇實時時鐘或模擬時鐘等。在Rhapsody中還可以將經(jīng)常使用的配置屬性保存下 來，以簡化由于不同需要而生成不同代碼的過程。也可以對代碼生成框架進行擴充，以滿足特定的需求。靈活的代碼生成機制在縮短開發(fā)周期的同時，提高了代碼質(zhì) 量。 

    因為Rhapsody專門針對嵌入式開發(fā)，所以對實時性能的支持是它的重要組成部分。Rhapsody的實時框架提供了一套為實時嵌入式應(yīng)用專門優(yōu)化的設(shè) 計模板，該實時框架完全開放，用戶可以根據(jù)特定的操作系統(tǒng)以及應(yīng)用環(huán)境進行定制。應(yīng)用程序的編寫與自動生成都基于具有統(tǒng)一接口的實時框架，開發(fā)出來的應(yīng)用 軟件與具體的平臺無關(guān)。 

    邊設(shè)計邊調(diào)試 

    所謂設(shè)計級調(diào)試能力就是允許在設(shè)計的同時對設(shè)計進行調(diào)試和驗證，這樣設(shè)計者可以在更短的時間內(nèi)得到被證明是正確的設(shè)計方案。通過使用可運行的設(shè)計模型， Rhapsody使用戶在調(diào)試和驗證階段仍然可以將工作重點放在設(shè)計上，消除了許多冗長乏味的代碼級調(diào)試時間。 

    Rhapsody實時運行框架在生成的代碼中提供了調(diào)試和平臺相關(guān)的接口，從而可以在設(shè)計環(huán)境中監(jiān)視和控制代碼的運行。開發(fā)人員只需在代碼生成過程中選擇 適當(dāng)?shù)恼{(diào)試方式，就可以使用Rhapsody的代碼級調(diào)試能力。調(diào)試模式可以設(shè)置為“動態(tài)”和“跟蹤”。 在“動態(tài)”模式中，可以執(zhí)行設(shè)置單步命令、設(shè)置斷點、產(chǎn)生事件等操作，被調(diào)試的程序既可以在本地運行，也可以在目標(biāo)系統(tǒng)上運行，運行環(huán)境可通過 TCP/IP與開發(fā)環(huán)境相連。Rhapsody提供了一個可視化的編譯信息輸出窗口，只需要雙擊編輯器中的錯誤信息，即可直接跳到程序中出現(xiàn)錯誤的地方。  

    “動態(tài)”模式最強大的功能是同時從多種角度展示被調(diào)試的程序段的動態(tài)信息，如順序圖、狀態(tài)圖、瀏覽器中的屬性值和關(guān)系等。通過動態(tài)的順序圖顯示各個實例之 間的交互，可以使開發(fā)者對系統(tǒng)行為有更為深刻的理解和體會。當(dāng)調(diào)試完成后，可以很快地重新生成代碼以代替調(diào)試代碼，或通過宏定義使調(diào)試代碼無效。

 

 

I-Logix Statemate 4.0 (復(fù)雜嵌入式自動解決)

下載地址：http://www.9iv.com/down/soft/1257.htm?eid=217990

美國I-Logix公司的Statemate 是其多年在從事眾多實際工程的基礎(chǔ)上提煉出來的一個工具軟件包，它是目前世界上最強大和最完整的面向功能需求的系統(tǒng)級自動設(shè)計軟件包，它定位于復(fù)雜的嵌入 式系統(tǒng)或?qū)崟r系統(tǒng)，其寬廣的工程應(yīng)用范圍和針對系統(tǒng)層設(shè)計的專業(yè)技術(shù)是其他在系統(tǒng)級設(shè)計的工具（如Mathworks公司的state flow，simulink，matlab；ISI 公司的Matrixx, BetterState等）所無法比擬的。而飛機的航空電子與飛行控制系統(tǒng)正是這樣一個復(fù)雜的實時嵌入式系統(tǒng)，利用Statemate MAGNUM從事其設(shè)計是非常合適的。
　　Statemate 軟件運用最先進的行為圖形建模方法和原型生成技術(shù)，使系統(tǒng)設(shè)計的工程師能夠在規(guī)范階段就可以對整個系統(tǒng)的行為方式、功能要求、控制方式等進行可視化的調(diào) 試、驗證、發(fā)現(xiàn)和糾正規(guī)范文檔中相應(yīng)的模糊、冗長、錯誤的地方，從而避免在產(chǎn)品的物理原形階段或測試階段才發(fā)現(xiàn)上述問題。

   當(dāng)今嵌入式系統(tǒng)設(shè)計者面臨著大量復(fù)雜性設(shè)計的挑戰(zhàn)。這類挑戰(zhàn)來自于設(shè)計內(nèi)容的增加，多變的新特征，模糊的設(shè)計參數(shù)以及用戶不斷增長的需求。這些挑戰(zhàn)即使是 對那些裝備最精良的設(shè)計小組而言也是遠遠超出了他們的技術(shù)能力。更令人驚訝的是，還有大部分復(fù)雜系統(tǒng)是用文本形式進行描述的，這種非正規(guī)而又不可測試的交 流方法常常導(dǎo)致代價高昂的修改。大量的研究顯示在集成期間糾正一個錯誤的花費將是在規(guī)范制定期間的10至1000倍
　　當(dāng)然，產(chǎn)生完整、準(zhǔn)確的規(guī) 范僅僅是整個成功的一半，現(xiàn)在有一種全新的基于模型的迭代式的方法可以解決以上問題，它允許用戶創(chuàng)建一個可視化的、圖形化的系統(tǒng)規(guī)范，清晰、準(zhǔn)確地反映指 定系統(tǒng)預(yù)期的功能和行為，找到由于需求不明確造成的代價高昂的錯誤，并盡早地在設(shè)計階段中加以改正。這就是--Statemate MAGNUM。

I-Logix Statemate具有以下幾個特點：

采用基于模型的迭代式"V"型開發(fā)過程進行系統(tǒng)或分系統(tǒng)總體設(shè)計。
運用了最先進的行為圖形建模方法、先期驗證、快速原型、測試用例自動生成、代碼自動生成、文檔自動生成、實時分布式系統(tǒng)規(guī)劃、需求追蹤、配置管理等技術(shù)。
使設(shè)計復(fù)雜嵌入式系統(tǒng)的工程師在總體方案階段就可以對整個系統(tǒng)的行為方式、功能要求、控制方式等進行可視化的調(diào)試、驗證。
在軟件功能上，覆蓋了從系統(tǒng)需求分析到產(chǎn)品級自動化代碼實現(xiàn)的嵌入式系統(tǒng)設(shè)計全過程。
解決了規(guī)范系統(tǒng)設(shè)計方法、總體方案早期驗證、嵌入式軟件設(shè)計自動化等諸多復(fù)雜嵌入式系統(tǒng)開發(fā)設(shè)計問題。
I-Logix Statemate 的建模語言
在Statemate MAGNUM中，設(shè)計者可使用六種可視化建模語言，即人機交互面板（Panel），用例圖（Use Case Diagram）、順序圖（Sequence Diagram），連續(xù)控制圖（Continuous Diagram），離散狀態(tài)圖（State chart）和功能結(jié)構(gòu)圖（Activity Diagram），從而有效地捕捉系統(tǒng)需求，實現(xiàn)對包括連續(xù)和離散行為的混合系統(tǒng)的描述和設(shè)計。

I-Logix Statemate  的模型檢查和驗證技術(shù)
Statemate MAGNUM的ModelChecker和ModelCertifier模塊是基于最先進的state of the art格式驗證技術(shù)設(shè)計的，從而可以非常高效的完成在傳統(tǒng)測試下十分復(fù)雜的測試驗證工作。
I-Logix Statemate 測試用例自動生成技術(shù)
Statemate MAGNUM是ATG模塊可根據(jù)設(shè)計模型自動生成高覆蓋率的測試用例及測試數(shù)據(jù)，可解決在后期開展測試工作時，測試人員根據(jù)系統(tǒng)需求文檔人工設(shè)計大量繁瑣測試用例。

I-Logix Statemate 的仿真技術(shù)
仿真時的一個重要工具是人機交互面板，因為它與設(shè)計圖相綁定，可以非常直觀的顯示仿真結(jié)果。此外，仿真器環(huán)境提供了所有傳統(tǒng)的調(diào)試裝置，如波形、監(jiān)視器和調(diào)試窗口等。

I-Logix Statemate 的代碼自動生成技術(shù)
　　Statemate MAGNUM的代碼生成器能把Statemate中設(shè)計的模型自動為軟件開發(fā)者轉(zhuǎn)換成高質(zhì)量的C或Ada碼，Statemate MAGNUM自動產(chǎn)生的代碼實際上就是系統(tǒng)的原型代碼，它比傳統(tǒng)的手寫原型代碼的方式快幾個量級，并且保證了原型符合設(shè)計規(guī)范。有了這種代碼，即使脫離軟 件環(huán)境，也能為客戶演示系統(tǒng)的虛擬原型（用面板的方式表現(xiàn)）。

I-Logix Statemate 的嵌入式快速原型技術(shù)
　　在一個復(fù)雜系統(tǒng)的設(shè)計過程中，工程師們往往要在系統(tǒng)集成期間才會發(fā)現(xiàn)系統(tǒng)設(shè)計上的錯誤。為此，工程師往往需要花費大量的時間和金錢來修正錯誤。Statemate MAGNUM嵌入式快速原型技術(shù)能幫助避免這種情況。

I-Logix Statemate 的自動文本生成技術(shù)
Statemate MAGNUM的文檔生成器能自動摘錄包括圖形和文字在內(nèi)的所有模型數(shù)據(jù)，然后輸出成為標(biāo)準(zhǔn)的或用戶自定義的文檔，便于整理和歸類。
 
 
　I -Logix是一家專門從事實時嵌入式系統(tǒng)開發(fā)工具與方法研究，并居于世界領(lǐng)先地位的公司。公司總部設(shè)在美國Andover， Massachusetts。I-Logix Statemate MAGNUM和Rhapsody支持從概念到代碼的整個設(shè)計過程，通過一個迭代的方法來聯(lián)系設(shè)計過程所涉及的每個方面，包括需求分析、行為驗證、文檔生成 和代碼生成。I-Logix的產(chǎn)品能使工程師們圖形化地仿真嵌入式系統(tǒng)的行為和功能、進行系統(tǒng)分析和驗證并自動生成多種語言的代碼。I-Logix運用傳 統(tǒng)的和基于Web的技術(shù)，將從概念到代碼的整個設(shè)計過程結(jié)合起來。I-Logix的解決方案能使用戶加速新產(chǎn)品研發(fā)、增強競爭力并節(jié)省時間和資金。

 

 

CodeWarrior

提供統(tǒng)一的圖形用戶界面來集成各種開發(fā)工具，支持多種主機平臺、多種編程語言、多種處理器和多種實時操作系統(tǒng)，稱為下一代集成開發(fā)環(huán)境。 

CodeWarrior集成環(huán)境包括以下幾個功能模塊：編輯器、源碼瀏覽器、搜索引擎、構(gòu)造系統(tǒng)、調(diào)試器、工程管理 器。編輯器、編譯器、連接器和調(diào)試器對應(yīng)開發(fā)過程的四個主要階段，其它模塊用以支持代碼瀏覽和構(gòu)造控制，工程管理器控制整個過程。該集成環(huán)境是一個多線程 應(yīng)用，能在內(nèi)存中保存狀態(tài)信息、符號表和對象代碼，從而提高操作速度；能跟蹤源碼變化，進行自動編譯和連接。該集成環(huán)境的運行需要24M到32M內(nèi)存。 

CodeWarrior集成環(huán)境支持多種主機平臺，在不同平臺上具有相同的圖形用戶界面，其源文件和工程文件可在不 同平臺之間交換。使用CodeWarrior集成環(huán)境，開發(fā)語言有多種選擇，支持C，C++，Object Pascal，Java等高級語言，也支持匯編語言。

CodeWarrior一個重要的特點是其plugin設(shè)計：根據(jù)不同開發(fā)IDE的需要，提供特殊的服務(wù)軟件。該軟 件以一個獨立于IDE的文件方式提供，比較典型的有Windows下的DLL文件，Mac OS和UNIX下的共享庫文件等。該項功能如同Web瀏覽器或Adobe Photoshop的plugin功能。這樣，只要提供特殊的plugin文件，就可以自動增加IDE的功能。CodeWarrior目前能識別多種 plugin：compiler，linker，pre-linker，post-linker，preference panel，version control，APIs for debugger等。Metrowerks公司已有近200個不同的plugin在應(yīng)用。

Plugin通過一個中間平臺和IDE通信，Metrowerks公司為該設(shè)計提供完整的文檔和應(yīng)用編程接口，從而方便其他開發(fā)人員開發(fā)可完整集成進CodeWarrior的特殊功能組件。

在plugin設(shè)計結(jié)構(gòu)下，用戶應(yīng)用Codewarrior時，既可采用Metrowerks公司集成的工具，也可采用第三方工具，和自己設(shè)計的工具，以適合不同的開發(fā)需要。CodeWarrior支持不同的主機平臺、編程語言、處理器和目標(biāo)操作系統(tǒng)。

對 CodeWarrior* IDE 的詳細了解，請見其產(chǎn)品主頁。
Windows 95/NT, Mac OS, Solaris
683xx, 80x86, ARM, MC680x0, MIPS, NEC Vxx, Pentium, PowerPC, SuperH ：
Metrowerks Inc.

 

 

 

Ti Code Composer Studio v3.1 白金版(強大電子開發(fā)):

http://www.9iv.com/down/soft/1398.htm?eid=217990

CCStudio v3.1德州儀器智能化集成開發(fā)環(huán)境適于多場所、多處理器項目的DSP應(yīng)用開發(fā)Code Composer Studio新版本使DSP應(yīng)用開發(fā)更快速、更容易、更可靠：Code Composer Studio v3.1 Platinum (For All Ti DSP支持所有版本)最新版2005.6月中旬發(fā)行。功能相當(dāng)強大。經(jīng)過廣大用戶使用,Code Composer Studio v3被證實是用于DSP應(yīng)用開發(fā)的最佳軟件，其性能處業(yè)界領(lǐng)先的地位，是DSP開發(fā)者必備的一款軟件！價格: $3,595.00.

TI Code Composer Studio (CCStudio)是TI eXpressDSPTM實時軟件技術(shù)的重要組成部分,它可以使開發(fā)人員充分應(yīng)用DSP的強大功能。隨著TI的TMS320C5000（C5K）和 TMS320C6000（C6K）DSP平臺的應(yīng)用范圍不斷擴大,已經(jīng)由其應(yīng)用于下載視頻流的手持因特網(wǎng)接入產(chǎn)品擴展到蜂窩通信網(wǎng)絡(luò)和光網(wǎng)絡(luò)的通信基礎(chǔ)設(shè) 施,eXpressDSPTM也便獲得了越來越多軟件工程師的青睞。
  eXpressDSP還包含了DSP/BIOS可伸縮內(nèi)核,TMS320TMDSP標(biāo)準(zhǔn)算法的應(yīng)用互操作性和可重復(fù)使用性以及400多家第三方廠商支持。大部分廠商提供eXpressDSP兼容算法、即插式應(yīng)用以及種類繁多的硬件配件和咨詢服務(wù)。

TI Code Composer Studio 3.1 Platinum Edition For All Ti DSP

(加快優(yōu)化DSP軟件的速度)

TI Code Composer Studio 3.1 Platinum Edition For All Ti DSP包括以下平臺：
Ti code composer studio for c6K （TMS320C6000 系列）
Ti code composer studio for c5K （TMS320C5000 系列）
Ti code composer studio for c2K （TMS320C2000 系列）
Ti code composer studio for TMS470（TMS470 Series(ARM)）
Ti code composer studio for OMAP（OMAP Processor）等。。。

嵌入式編程人員現(xiàn)可利用TI的Code Composer Studio加快優(yōu)化DSP軟件的速度，前瞻性的綜合建議及易于使用的調(diào)整工具能夠幫助開發(fā)人員簡化并加速代碼優(yōu)化進程。這些強大但易于使用的功能不僅能 夠縮短開發(fā)時間，而且能夠幫助編程人員充分發(fā)揮 TI TMS320C6000 DSP 平臺器件的全部潛能。

 

Code Composer Studio 3.1實現(xiàn)了多場所的連通性,極大地改進了基于TI業(yè)界領(lǐng)先的TMS320C5000TM和TMS320C6000TM DSP平臺單處理器或多處理器代碼的開發(fā)、優(yōu)化及其調(diào)試工具的性能。先進的應(yīng)用,如圖像與視頻、寬帶接入、3G無線通信及其它一些融合高性能的技術(shù)將得益 于Code Composer Studio v3.1的可靠性及其快捷的開發(fā)時間。

 

智能化使軟件開發(fā)更加輕松快捷
      Code Composer Studio 3.1能夠使開發(fā)人員編制出更多面向高級DSP應(yīng)用的、緊湊的高性能代碼。通過實時接入的DSP開發(fā)者之家網(wǎng)站,內(nèi)置的Update Advisor對最新的工具、驅(qū)動程序及其技術(shù)進行自動的流線式管理。只要確保代碼和功能調(diào)用的正確輸入,憑借編輯器程序中的Dynamic CodeMaestro技術(shù)即可快速生成C和C++編碼。

TI 的 eXpressDSP? 產(chǎn)品市場營銷經(jīng)理 Mike Trujillo 說："通過充分利用 CCStudio 的工具與功能，編程人員能夠大大縮短應(yīng)用開發(fā)的時間。使用 CCStudio 生成的高度優(yōu)化代碼，工程師能夠最大限度地發(fā)揮高性能 DSP 的全部功能，或者，在其它情況下能夠以成本更低的器件來滿足其應(yīng)用需求。"

無縫管理大型的多場所、多處理器項目
---- Code Composer Studio v3.1使開發(fā)人員能夠無縫管理任何復(fù)雜程度的項目,其項目管理器通過一個集成版本的控制接口與通用資源控制器連接,管理著成千上萬的文件。同時支持外部 "文件制作"功能,使項目能夠在PC和UNIX平臺上交叉運行。工作于同一項目的開發(fā)團隊,不再需要集中到一個地方,而可分散在不同的場所。他們可以通過 采用一個改進的產(chǎn)品開發(fā)流程,就可實現(xiàn)同一組項目文件的共享。于是可以使他們的開發(fā)周期縮短數(shù)周,并獲得時間上提前于競爭對手推向市場的優(yōu)勢。
---- 對于那些希望把業(yè)界領(lǐng)先的C6000TM DSP平臺的高性能與C5000TM DSP平臺的低功耗相結(jié)合的系統(tǒng)開發(fā)者來說,Code Composer Studio v3.1為使其同時調(diào)試混合多處理器成為了可能。Code Composer Studio v3.1還增加了實時數(shù)據(jù)交換(RTDXTM)仿真功能,可支持來自任何地方的2至50個C5000和C6000 DSP器件同時運行。此外,支持RTDX的仿真器還實現(xiàn)了實時DSP/BIOSTM仿真調(diào)試,該高級調(diào)試功能可以使開發(fā)人員更深入地了解DSP代碼在硬件 或仿真狀態(tài)中的運行情況。

關(guān)于TI：

德州儀器 (TI) 是全球領(lǐng)先的數(shù)字信號處理與模擬技術(shù)半導(dǎo)體供應(yīng)商，亦是推動因特網(wǎng)時代不斷發(fā)展的半導(dǎo)體引擎。

----作為實時技術(shù)的領(lǐng)導(dǎo)者，TI正在快速發(fā)展，在無線與寬帶接入等大型市場及數(shù)碼相機和數(shù)字音頻等新興市場方面，TI憑借性能卓越的半導(dǎo)體解決方案不斷推動著因特網(wǎng)時代前進的步伐！

----TI預(yù)想未來世界的方方面面都滲透著 TI 產(chǎn)品的點點滴滴，您的每個電話、每次上網(wǎng)、拍的每張照片、聽的每首歌都來自 TI 數(shù)字信號處理器 (DSP) 及模擬技術(shù)的神奇力量。

 

----德州儀器(Texas Instruments)，簡稱TI，是全球領(lǐng)先的半導(dǎo)體公司，為現(xiàn)實世界的信號處理提供創(chuàng)新的數(shù)字信號處理(DSP)及模擬器件技術(shù)。除半導(dǎo)體業(yè)務(wù)外， 還提供包括傳感與控制、教育產(chǎn)品和數(shù)字光源處理解決方案。TI總部位于美國得克薩斯州的達拉斯，并在25多個國家設(shè)有制造、設(shè)計或銷售機構(gòu)。

 

TI為全球眾多的最終用戶提供完整的解決方案

TI在DSP市場排名第一
TI在混合信號/模擬產(chǎn)品市場排名第一
1999年售出的數(shù)字蜂窩電話中，超過半數(shù)使用的是TI的DSP解決方案。其中，諾基亞、愛立信、摩托羅拉、索尼等世界主要手機生產(chǎn)廠商均采用TI的DSP芯片
全球每年投入使用的調(diào)制解調(diào)器中，有三分之一使用TI的DSP。TI是世界上發(fā)展最快的調(diào)制解調(diào)器芯片組供應(yīng)商
全球超過70％的DSP軟件是為TI的DSP解決方案而編寫
TI占有北美圖形計算器市場80%以上的份額
TI在世界范圍內(nèi)擁有6000項專利