得益于晶體管的出現(xiàn)，才有了如今電子產(chǎn)品的昌盛。因此，晶體管也被譽為20世紀最偉大發(fā)明，它的出現(xiàn)為集成電路、微處理器以及計算機內(nèi)存的產(chǎn)生奠定了基礎(chǔ)。自晶體管誕生到如今，經(jīng)過了幾十年的發(fā)展，晶體管也發(fā)生了翻天覆地的變化。
在晶體管誕生之前，放大電信號主要是通過真空電子管，但由于真空管制作困難、體積大、耗能高且使用壽命短，使得業(yè)界開始期望電子管替代品的出現(xiàn)。1945年秋天，貝爾實驗室正式成立了以肖克利為首的半導(dǎo)體研究小組，成員有布拉頓、巴丁等人，開始對包括硅和鍺在內(nèi)的幾種新材料進行研究。
1947年貝爾實驗室發(fā)表了第一個以鍺半導(dǎo)體做成的點接觸晶體管。但由于點接觸晶體管的性能尚不佳，肖克利在點接觸晶體管發(fā)明一個月后，提出了使用p-n 結(jié)面制作接面晶體管的方法，稱為雙極型晶體管。當(dāng)時巴丁、布拉頓主要發(fā)明半導(dǎo)體三極管；肖克利則是發(fā)明p-n 二極管，他們因為半導(dǎo)體及晶體管效應(yīng)的研究獲得1956年諾貝爾物理獎。
晶體管因為有以下的優(yōu)點，因此可以在大多數(shù)應(yīng)用中代替真空管：
沒有因加熱陰極而產(chǎn)生的能量耗損，應(yīng)用真空管時產(chǎn)生的橙光是因為加熱造成，有點類似傳統(tǒng)的燈泡。
體積小，重量低，因此有助于電子設(shè)備的小型化。
工作電壓低，只要用電池就可以供應(yīng)。
在供電后即可使用，不需加熱陰極需要的預(yù)熱期。
可透過半導(dǎo)體技術(shù)大量的生產(chǎn)。
放大倍數(shù)大。
平面工藝是60年代發(fā)展起來的一種非常重要的半導(dǎo)體技術(shù)。該工藝是在Si半導(dǎo)體芯片上通過氧化、光刻、擴散、離子注入等一系列流程，制作出晶體管和集成電路。凡采用所謂平面工藝來制作的晶體管，都稱為平面晶體管。
平面晶體管的基區(qū)一般都是采用雜質(zhì)擴散技術(shù)來制作的，故其中雜質(zhì)濃度的分布不均勻（表面高，內(nèi)部低），將產(chǎn)生漂移電場，對注入到基區(qū)的少數(shù)載流子有加速運動的良好作用。所以平面晶體管通常也是所謂漂移晶體管。這種晶體管的性能大大優(yōu)于均勻基區(qū)晶體管。
傳統(tǒng)的平面型晶體管技術(shù)，業(yè)界也存在兩種不同的流派，一種是被稱為傳統(tǒng)的體硅技術(shù)(Bulk SI)，另外一種則是相對較新的絕緣層覆硅(SOI)技術(shù)。平面Bulk CMOS和FD-SOI曾在22nm節(jié)點處交鋒了。其中，Bulk CMOS是最著名的，也是成本最低的一種選擇，因此它多年來一直是芯片行業(yè)的支柱。但隨著技術(shù)的推進，Bulk CMOS晶體管容易出現(xiàn)一種被稱為隨機摻雜波動的現(xiàn)象。Bulk CMOS晶體管也會因此可能會表現(xiàn)出與其標稱特性不同的性能，并且還可能在閾值電壓方面產(chǎn)生隨機差異。解決這個問題的一種方法是轉(zhuǎn)向完全耗盡的晶體管類型，如FD-SOI或FinFET。
Bulk CMOS與FD-SOI兩者的區(qū)別在于后者在硅基體頂部增加了一層埋入式氧化物(BOX)層，而BOX上則覆有一層相對較薄的硅層。該層將晶體管與襯底隔離，從而阻斷器件中的泄漏。Intel是體硅技術(shù)的堅定支持者，而IBM/AMD則是SOI技術(shù)的絕對守護者。
平面晶體管主導(dǎo)了整個半導(dǎo)體工業(yè)很長一段時間。但隨著尺寸愈做愈小，傳統(tǒng)的平面晶體管出現(xiàn)了短通道效應(yīng)，特別是漏電流，這類使得元件耗電的因素。尤其是當(dāng)晶體管的尺寸縮小到25nm以下，傳統(tǒng)的平面場效應(yīng)管的尺寸已經(jīng)無法縮小。在這種情況下，F(xiàn)inFET出現(xiàn)了。FinFET也被稱為鰭式場效應(yīng)晶體管，這是一種立體的場效應(yīng)管。FinFET的主要是將場效應(yīng)管立體化。
第一種FinFET晶體管類型稱為“耗盡型貧溝道晶體管”或“ DELTA”晶體管，該晶體管由日立中央研究實驗室的Digh Hisamoto，Toru Kaga，Yoshifumi Kawamoto和Eiji Takeda于1989年在日本首次制造。但目前所用的FinFet晶體管則是由加州大學(xué)伯克利分校胡正明教授基于DELTA技術(shù)而發(fā)明，屬于多閘極電晶體。
多閘極晶體管的載子通道受到接觸各平面的閘極控制。因此提供了一個更好的方法可以控制漏電流。由于多閘極晶體管有更高的本征增益和更低的溝道調(diào)制效應(yīng)，在類比電路領(lǐng)域也能夠提供更好的效能。如此可以減少耗電量以及提升芯片效能。立體的設(shè)計也可以提高晶體管密度，進而發(fā)展需要高密度晶體管的微機電領(lǐng)域。
與平面CMOS（互補金屬氧化物半導(dǎo)體）技術(shù)相比，F(xiàn)inFET器件具有明顯更快的開關(guān)時間和更高的電流密度。FinFET是一種非平面晶體管或“ 3D”晶體管。它是現(xiàn)代納米電子半導(dǎo)體器件制造的基礎(chǔ)。
2011年，英特爾將之用于22nm工藝的生產(chǎn)，正式走向商業(yè)化。從2014年開始，14nm（或16nm）的主要代工廠（臺積電，三星，GlobalFoundries）開始采用FinFET設(shè)計。在接下來的發(fā)展過程中，F(xiàn)inFET也成為了14 nm，10 nm和7 nm工藝節(jié)點的主要柵極設(shè)計。
而當(dāng)先進工藝發(fā)展到了7nm階段，并在其試圖繼續(xù)向下發(fā)展的過程中，人們發(fā)現(xiàn)，F(xiàn)inFET似乎也不能滿足更為先進的制程節(jié)點。于是，2006年，來自韓國科學(xué)技術(shù)研究院（KAIST）和國家nm晶圓中心的韓國研究人員團隊開發(fā)了一種基于全能門（GAA）FinFET技術(shù)的晶體管，三星曾表示，GAA技術(shù)將被用于3nm工藝制程上。
GAA全能門與FinFET的不同之處在于，GAA設(shè)計圍繞著通道的四個面周圍有柵極，從而確保了減少漏電壓并且改善了對通道的控制，這是縮小工藝節(jié)點時的基本步驟，使用更高效的晶體管設(shè)計，再加上更小的節(jié)點尺寸，和5nm FinFET工藝相比能實現(xiàn)更好的能耗比。
GAA 技術(shù)作為一款正處于預(yù)研中的技術(shù)，各家廠商都有自己的方案。比如 IBM 提供了被稱為硅納米線 FET （nanowire FET）的技術(shù)，實現(xiàn)了 30nm 的納米線間距和 60nm 的縮放柵極間距，該器件的有效納米線尺寸為 12.8nm。此外，新加坡國立大學(xué)也推出了自己的納米線 PFET，其線寬為 3.5nm，采用相變材料 Ge2Sb2Te5 作為線性應(yīng)力源。
另據(jù)據(jù)韓媒Business Korea的報道顯示，三星電子已經(jīng)成功攻克了3nm和1nm工藝所使用的GAA （GAA即Gate-All-Around，環(huán)繞式柵極）技術(shù)，正式向3nm制程邁出了重要一步，預(yù)計將于2022年開啟大規(guī)模量產(chǎn)。
從平面晶體管走到GAA晶體管，代工廠的研發(fā)投入越來越高。在這個過程中，格芯和聯(lián)電接連放棄了14nm以下先進制程的研究，英特爾雖然公布了其7nm計劃，但其已在10nm工藝節(jié)點上停留了很久。而三星也在7nm節(jié)點處落后于臺積電的發(fā)展，在這種情況下，臺積電幾乎包攬了市場上所有7nm的生意。
但先進工藝不會因為玩家變少而停滯不前，按照三星早早公布GAA晶體管的最近狀態(tài)中看，其勢要在3nm節(jié)點處，與臺積電一爭高下。而臺積電方面除了有消息透露其將采用EUV光刻外，并無新的殺手锏。在3nm節(jié)點處，新的晶體管會改變現(xiàn)有代工廠的市場地位嗎？晶體管未來還會發(fā)生怎樣的變化，都值得大家共同期待。
今天是《半導(dǎo)體行業(yè)觀察》為您分享的第2202期內(nèi)容，歡迎關(guān)注。
聯(lián)系客服
